Intel Meluncurkan FPGA Agilex 7 dengan R-Tile, FPGA Pertama dengan Kemampuan PCIe 5.0 dan CXL

itechnobuzz.com – Intel’s Programmable Solutions Group hari ini mengumumkan bahwa Intel Agilex 7 dengan
chiplet R-Tile mengirimkan perangkat yang memenuhi syarat produksi dalam jumlah besar – menghadirkan FPGA
pertama dengan kemampuan PCIe 5.0 dan CXL kepada pelanggan dan satu-satunya FPGA dengan dukungan kekayaan intelektual keras (IP) antarmuka ini.

“Pelanggan menuntut teknologi mutakhir yang menawarkan skalabilitas dan penyesuaian yang diperlukan untuk
tidak hanya mengelola beban kerja saat ini secara efisien, tetapi juga kemampuan dan fungsi pivot seiring
perkembangan kebutuhan mereka. Produk Agilex kami menawarkan inovasi yang dapat diprogram dengan
kecepatan, kekuatan, dan kemampuan pelanggan kami butuhkan sambil memberikan fleksibilitas dan ketahanan untuk masa depan.

Misalnya, pelanggan memanfaatkan R-Tile, dengan PCIe Gen 5 dan CXL, untuk mempercepat analitik perangkat
lunak dan data, memotong waktu pemrosesan dari jam ke menit.” -Shannon Poulin, wakil presiden korporat Intel dan
manajer umum Grup Solusi yang Dapat Diprogram

Mengapa Penting:

Menghadapi kendala waktu, anggaran, dan daya, organisasi lintas industri termasuk pusat data, telekomunikasi, dan
layanan keuangan, beralih ke FPGA sebagai solusi yang fleksibel, dapat diprogram, dan efisien. Menggunakan Agilex
7 dengan R-Tile, pelanggan dapat dengan lancar menghubungkan FPGA mereka dengan prosesor, seperti prosesor
Intel® Xeon® yang Dapat Diskalakan Generasi ke-4, dengan antarmuka prosesor bandwidth tertinggi untuk
mempercepat pusat data yang ditargetkan dan beban kerja komputasi kinerja tinggi (HPC).

Arsitektur Agilex 7 yang dapat dikonfigurasi dan diskalakan memungkinkan pelanggan menerapkan teknologi yang disesuaikan dengan cepat – sesuai skala dengan kecepatan perangkat keras berdasarkan kebutuhan khusus mereka – untuk mengurangi biaya desain keseluruhan dan proses pengembangan serta mempercepat eksekusi untuk mencapai kinerja pusat data yang optimal.

Bagaimana itu bekerja:

FPGA Agilex 7 dengan chiplet R-Tile menghadirkan kemampuan teknologi terdepan dengan bandwidth PCIe 5.0 2 kali lebih cepat serta bandwidth CXL per port 4 kali lebih tinggi jika dibandingkan dengan produk FPGA pesaing lainnya. Menurut laporan resmi dari Meta dan University of Michigan, menambahkan FPGA dengan memori CXL ke server berbasis Xeon Generasi ke-4 sambil menggunakan penempatan halaman yang efisien penempatan halaman transparan (TPP) meningkatkan kinerja Linux hingga 18%. Selain itu, UnifabriX mendemonstrasikan Smart Memory Node berkemampuan CXL pada berbagai tolok ukur kinerja, salah satunya menunjukkan peningkatan 28% pada skor tolok ukur HPCG (high-performance conjugate gradient) sambil menggunakan inti Xeon Generasi ke-4 2 kali lebih banyak untuk beban kerja HPC